vhdl语言中的数组如何定义和使用?

例如：type a is array(3 downto 0) of std_logic;以上定义了一个8值逻辑的位宽为4的一维数组类型a。调用：signal b： in a； 希望能帮助你！！！！！